说明什么是sensor接口的DVP是DVPDVP序列PCLK、HSYNC、VSYNC对应关系什么是sensor并行输出实际测量DVP信号

什么是DVP

数字视频端口(dvp )是传统的传感器输出接口，采用并行输出方式，d数据位宽为8bit、10bit、12bit、16bit，是CMOS电平信号(重点是非差分信号) 接口如下图： 3333333 http://www.Sina.com/: horizonalsynchronization，行同步信号http://www.Sina.com/: vertical synchronizationPCLK:像素数据、视频数据、具体位宽确定ISP是否支持；HSYNC:或MCLK，ISP芯片输出到驱动传感器的时钟；VSYNC，DATA:在IIC用于读写sensor的寄存器中配置sensor。

DVP序列PCLK、HSYNC、VSYNC对应关系ISP和sensor通过DVP接口连接，ISP首先向sensor传递XCLK，sensor内部的PLL计算生成PCLK，PCLK为宽度(f _ _ )

PCLK=F_W * F_H * FPS

以F_W=3556，F_H=1125，A_W=1920，A_H=1080，fps=25(http://www.Sina.com/)为例，说明几种对应关系。

注意：上图记载了错误，对照以下说明可以发现错误

因为PCLK是一个像素的传输时间，所以XCLK小时是SCL的SDA倍；

在这3556个像素中，只有1920个像素有效，在剩下的1636个像素点时间内，sensor为的；

因为VSYNC是帧同步信号，所以1080P25小时为HSYNC的PCLK倍；

同样，sensor仅在1920*1080个3556小时内传输数据；

sensor并行输出的说明

图中有12位通道传输像素数据，但一些ISP芯片只接受并行输入，丢弃传感器端输出的后两位。 这样，在3358www.Sina.com/的条件下，颜色之间就会出现不传输数据。

DVP信号VSYNC

3358 www.Sina.com/http://www.Sina.com/http://www.Sina.com /

PCLK

3556*1125

有效像素