EDA技术设计的电路可以分为不同的技术环节，每个环节都必须由相应的软件包或专用EDA工具独立处理。EDA工具大致可以分为五个模块：设计输入编辑器、模拟器、HDL合成器、适配器(或布局路由器)和下载器。

设计输入编辑器

通常，专业的EDA工具供应商或可编程逻辑器件厂商提供的EDA开发工具，都包含设计输入编辑器，如Xilinx公司的Foundation、Altera公司的MAX plusII和Quartus II等。

通用设计输入编辑器支持图形输入和HDL文本输入。图形输入通常包括三种常用方法：原理图输入、状态图输入和波形图输入。原理图的输入方式遵循传统的数字系统设计方式，即根据所设计电路的功能和控制条件，绘制出设计的原理图或状态图或波形图，然后在设计输入编辑器的支持下，将这些图输入计算机，形成图形文件。

两个模拟器

在EDA技术中，仿真起着非常重要的作用。行为模型的表达、电子系统的建模、逻辑电路的验证以及门级系统的测试都离不开仿真器的仿真测试。在EDA发展的早期，快速电路逻辑仿真是当时的核心问题。即使到了现在，每个环节的仿真仍然是整个EDA设计过程中最重要、最耗时的一步。因此，模拟器的模拟速度、准确性和易用性成为衡量模拟器的重要指标。

几乎每个EDA厂商都提供基于Verilog/VHDL的模拟器。常用的模拟器有Model Technology公司的Modelsim、Cadence公司的Verilog-XL和NC-Sim、Aldec公司的Active HDL、Synopsys公司的VCS等。

三重高密度脂蛋白合成器

硬件描述语言的初衷是设计逻辑电路的建模和仿真，但直到Synoposys推出HDL合成器，HDL才被直接用于电路设计。

HDL合成器是将硬件描述语言转化为硬件电路的重要工具软件。在利用EDA技术实现电路设计时，HDL合成器完成电路简化、算法优化、硬件结构细化等操作。HDL合成器在将合成的HDL(VHDL或Verilog HDL)转换为硬件电路时，通常要经过两个步骤。首先，HDL合成器处理和分析VHDL或Verilog HDL，并将其转换为电路结构或模块。此时不管实际设备实现如何，也就是和硬件无关。这个过程就是形成通用电路原理图的过程。第二步是优化实际目标器件的结构，使其满足各种约束，并优化关键路径等。

HDL合成器的输出文件一般是网表文件，是用于电路设计数据交换和通信的工业标准格式的文件，或者是HDL直接表达的标准格式的网表文件，或者是FPGA/CPLD器件厂商对应的网表文件。

HDL合成器是EDA设计过程中一个独立的设计步骤，经常被其他EDA环节调用来完成整个设计过程。

电路网表(逻辑图)由组件名N、型号M、输入信号PI和输出信号PO四部分组成，是确定电路连接关系的唯一数据结构。即E=(N，m，PI，PO)

示例：一位全加器的电路网表

E1，异或，(X，Y)，S1

E2，异或，(Cin，S1)，和

S2 E3和(X，Y)

E4、S1、Cin和S3

E5，或，(S2，S3)，Cout