文章转载链接：

https://blog.csdn.net/RadianceBlau/article/details/73229005

对于嵌入式工程师了解芯片启动过程是十分有必要的，在分析、调试各种问题的时候都有可能涉及到这方面的知识，同时这部分知识也是比较复杂的，因为其中涉及到芯片内部架构，启动各个阶段软件代码执行顺序，启动模式等等。下面以比较常用的Qualcomm MSM8953芯片的启动过程为例，进行宏观分析，下面是启动流程：

（1）处理器核心

从上面的框图可以看到MSM8953中的处理器有5个，分别为：

APPS，Cortex A53 core，运行android；
RPM(Resource Power Manager)，CortexM3 core，主要用于低功耗应用；
Modem(MSS_QDSP6)，高通自有指令集处理器，处理3G、4G通信协议等；
Pronto(WCNSS) ，处理wifi相关代码；
LPASS，音频相关。

对应下面芯片硬件结构图中各个处理器的框图来看就很清晰了：

（2）启动image介绍

PBL(Primary Boot Loader)，位于rom中，是芯片上电后执行的真正第一行代码，在正常启动流程中会加载SBL1。如果启动异常会虚拟出9008端口用于紧急下载（短接板子上的force_boot_from_usb引脚(MSM8953 为gpio37)到1.8v可以强制进入紧急下载模式）；
SBL1(Second BootLoader stage 1)， 位于eMMC中，由PBL加载，初始化buses、DDR、clocks等，会虚拟出9006端口，用于不能开机时dump ram；
QSEE/TrustZone，安全相关，如fuse；
DEVCFG OEM配置信息（如OEMLock）；
Debug Policy 调试相关；
APPSBL， 即为BootLoader，目前使用LK（little kernel）；
HLOS(High LevelOperating System) ，即为Linux/Android；
Modem PBL，即为Modem处理器的PBL；
MBA(Modem BootAuthenticator)，Modem处理器启动鉴权。

（3）启动流程

系统上电，使MSM8953从上电复位开始运行。
在Cortex A53中运行的PBL会加载：

        a、从启动设备（如eMMC）加载SBL1 segment1到L2（即为TCM）；

        b、加载SBL1 segment2到RPM处理器的RAM中。

 SBL1 segment1会初始化DDR，然后完成如下加载：

        a、从启动设备加载QSEE image到DDR；

        b、从启动设备加载DEVCFG image到DDR；

        c、从启动设备加载Debug Policy image到DDR；

        d、从启动设备加载HLOS APPSBL image到DDR；

        e、从启动设备加载RPMfirmware image到RPM的RAM中。

SBL1移交运行控制权给QSEE。QSEE建立安全运行环境，配置xPU，支持fuse。

        a、SBL1运行在AArch32模式，而QSEE运行在AArch64模式。为了切换到AArch64模式，SBL1会启动重映射器，操作RMR寄存器，然后触发warm-reset，QSEE就能够运行在AArch64模式了。

QSEE通知RPM启动RPM 固件的执行。
QSEE移交运行控制权给HLOS APPSBL：

        a、 APPSBL只能在AArch32模式开始运行；

        b、这时AArch32的运行模式切换是在EL3/Monitor模式完成的。通过查看APPSBL的ELF头能够得知其需要运行在32位指令集架构下。EL3/Monitor模式改变到32位模式，然后再启动APPSBL。

APPSBL加载、验证kernel。APPSBL通过SCM调用改变到HLOS kernel需要的AArch64模式。这和之前LK直接跳转到kernel运行是不同的。
HLOS kernel通过PIL加载MBA到DDR。
HLOS kernel对Hexagon modem DSP进行解复位。
Modem PBL继续它的启动。
HLOS kernel 通过PIL加载AMSS modemimage到DDR。
Modem PBL验证MBA然后跳转到MBA。
HLOS通过PIL加载WCNSS(Pronto)image到DDR。
HLOS对WCNSS(Pronto)进行解复位以便Prontoimage开始执行。
HLOS通过PIL加载LPASS image到DDR。
HLOS对LPSAA进行解复位以便LPASSimage开始执行。

 下面是流程的简化图，其中区分了AArch32和AArch64位的QSEE/TrustZone：

（4）关于eMMC和DDR的初始化时间问题

从上面的描述中已经可以看清，为避免迷惑，在分离出来看看：

PBL中是含有eMMC驱动的，有访问eMMC的能力，自身运行在MCU内部SRAM中；
除了PBL程序的img在MCU片内ROM外，其余img均存储在eMMC中；
PBL首先从eMMC加载SBL1到L2（内部缓存并非DDR），SBL1同样运行在片内SRAM；
有SBL1初始化DDR各种时序后，DDR自此可用（eMMC一直可用）；
再由SBL1加载其余各个img到DDR，然后按照linux的正常顺序启动。

关于ARMv8架构的知识，推荐如下博客：

http://blog.csdn.net/forever_2015/article/details/50285865